Дык, нужно проверить. Хотя терзают меня сомнения.

Подразумевается, что в двухканальных мамах каждая планка памяти через независимые от другой линии адреса, данных и управления подключена контроллеру памяти.

Тогда первая можно использовать для выполнения программы-тестера.
На второй провести эксперимент по выявлению разводки.

Дык, нужно проверить. Хотя терзают меня сомнения. Как минимум нужно отключить интерлив, иначе как загнать программу тестирования в рамки первого модуля?
Может на выходных проверю.