Во-первых, это же твист, а не лезгинка

Во-первых, это же твист, а не лезгинка
Во-вторых, согласно EISA System Architecture (стр.53):

In order to define extensions to ISA,the writers of the EISA specification had to first document ISA.The following descriptions of ISA bus cycles are based on the descriptions found in the EISA specification.
The Bus Clock (BCLK)is supplied to the ISA bus by the system board and defines the time slots (Tstates)hat comprise a bus cycle.In order o maintain ISA compatibility,the maximum clock rate used for bus cycles on the EISA bus is 8.33MHz.

В-третьих, на чипсете всех времен и народов SiS496/497 мы имеем в качестве "стандартной" частоту 7.159MHz. И как вариант - 1/3 от PCI CLK, т.е. в экстремальном случае 50/3=16,67 MHz. В свое время проверялось, что все "нормальные" ISA-контроллеры работают...