Пока не будет питания (которое "+1" ) разрешения на формирование других не будет
Бред.
1. CPU_VCORE и CPU_VDDNB воздействуют на один и тот же сигнала CPU_PWR_GOOD. Т.е. не
Orest писал(-а):
которое "+1"
а 3+1.
2. В общем случае к VRAM сигнал CPU_PWR_GOOD не имеет никакого отношения, т.к. VRAM может присутствовать в S3, например.
3. Часть напряжений питания чипсета формируется с учетом CPU_PWR_GOOD (Kpocc выше упоминал один из соответствующих стабилизаторов).
Для указанной матплаты могу нагадать разрешение по SLP_S3# и PWRGD1_30ms для стабилизатора VRAM. PWRGD1_30ms формируется MIO (это тоже гадание).
1. CPU_VCORE и CPU_VDDNB воздействуют на один и тот же сигнала CPU_PWR_GOOD. Т.е. не
2. В общем случае к VRAM сигнал CPU_PWR_GOOD не имеет никакого отношения, т.к. VRAM может присутствовать в S3, например.
3. Часть напряжений питания чипсета формируется с учетом CPU_PWR_GOOD (Kpocc выше упоминал один из соответствующих стабилизаторов).
Для указанной матплаты могу нагадать разрешение по SLP_S3# и PWRGD1_30ms для стабилизатора VRAM. PWRGD1_30ms формируется MIO (это тоже гадание).