Автор: bios71 , 12 октября 2009
появился новый блок СМС - 64Kb
Чипсет Микро Код - что это и для чего?!
располагается по адресам FFFB0000 (или FFFC0000/FFFD0000/FFFD0000)
адрес определяется HW стреппингом

к микрокодам ЦПУ успели привыкнуть, и вот новенькое

выявленная особенность - (?)работает ДО старта процессора !(?)
т.е. до прыжка с FFFFFFF0 на классическую инициализацию системы !(?)

назначение - ну собственно "настроить чипсет"
а именно и .... память

негатив .. при проблеммах с памятью полное отсутствие информации
на чем либо (в классике ... хоть чтото на пост карте)

PS:на проблемму наткнулись при попытке оживить память впаянную на плату
(т.е. БЕЗ SPD) SPD хотелось бы эмулировать программно

приветствуются комментарии и советы интересующихся/знающих и прочих


Содержимое данного поля является приватным и не предназначено для показа.

BBCode

  • HTML-теги не обрабатываются и показываются как обычный текст
  • You may use the following BBCode tags:
    • [align]
    • [b]
    • [code]
    • [color]
    • [font]
    • [hr]
    • [i]
    • [img]
    • [list]
    • [quote]
    • [s]
    • [size]
    • [spoiler]
    • [sub]
    • [sup]
    • [table]
    • [u]
    • [url]
  • Адреса веб-страниц и email-адреса преобразовываются в ссылки автоматически.

Root

16 лет 4 месяца назад

А что по этому вопросу пишут даташиты интел? Уже давным-давно в BIOS Flash записываются параметры настройки мостов ;) Т.е. не код, а именно данные. Но если Вы говорите именно о коде, то я просто.... в шоке! :shock:

bios71

16 лет 4 месяца назад

ну уж если сам Интел называет их ....CMC (Chipset Microcode)

далее по даташиту... 319537.pdf

64 KB of space. The starting address for the CMC code can be FFFB000h, FFFC000h,FFFD000h, or FFFE000h. Refer to Section 2.17 for selecting the CMC start address. Make
sure to avoid using the same starting address for other LPC devices in the system.

17.1.4 LPC Output Clocks
The Intel® SCH provides ..... The buffer strengths of LPC_CLKOUT1 and LPC_CLKOUT2 default to 2-loads per clock and can be reprogrammed by the CMC by using the SoftStrap utility.

bios71

16 лет 4 месяца назад

идея то собственно в чем была
ну вот не вставишь память в мать ... и что ... а ничего ругнется мать
посткодом при детектировании память (при попытке чтения SPD)
не найдя ни той СПД ... все ясно и понятно

а тут процессор еще не проинициализирован !!! (не вышел из РЕЗЕТА!!!)
а ктото (НУ КТО????)уже по I2C (SMBus)(а она не настроена!!) лезет в SPD памяти !!! и не находя ее ... умирает

да кстати если СМС не подсунуть при сборке ROMа ... никто в SPD не полезет - но и система не проснется никогда :(

Root

16 лет 4 месяца назад

319537.pdf

SCH для Intel Atom. Это не совсем классическая архитектура x86 + hubs.
В DS на обычные чипсеты (вплоть до самых новых) никаких упоминаний о CMC я не нашел. Вообще. Если уж сам Интел про это не знает то, что и говорить про рядовых пользователей?

agapon

16 лет 4 месяца назад

Не знаю в тему это или нет, но в последних десктопных (может и серверных) чипсетах Интела есть встроенный микроконтроллер под названием ME (Management Engine). Этот микроконтроллер исполняет определенный код из ROM-а. Своей памяти он не имеет, поэтому "отгрызает" часть обычной RAM. Таким образом без установленной DRAM система даже не может грузиться.
Сам микроконтроллер может отвечать за мониторинг железа и управление вентиляторами (QST - Quiet System Technology), удаленный мониторинг и управление машиной (в паре соответствующей встроенной сетевой картой) (AMT - Active Management Technology) и т.д.

http://en.wikipedia.org/wiki/Intel_Active_Management_Technology

agapon

16 лет 4 месяца назад

SCH для Intel Atom. Это не совсем классическая архитектура x86 + hubs.

Мне кажется, что SCH == ICH + (G)MCH в одном флаконе.
Радикальных отличий не вижу.

agapon

16 лет 4 месяца назад

Кстати, страница 16:
http://community.edc.intel.com/intel/attachments/intel/eVent/36/1/Atom_eVent.pdf

bios71

16 лет 4 месяца назад

да система ожила после затачивания SoftStraps-ом

спасибо за ссылочку (стр.16 и пр.)
пока только не нашел (в доке) как прикручивается SIO к SCH

(связка AtomN270+ICH7 была классической в свете SIO)

icbook

16 лет 4 месяца назад

выявленная особенность - (?)работает ДО старта процессора !(?)

Сие давно - еще со времен Атлонов происходит. Как архитектурный подход, безусловно, а не как конкретная реализация.

bios71

16 лет 4 месяца назад

да, пораскинув мозгами показалось логичным (если "два в одном")
БИОС на ЮМ, та же память на СМ - попробуй настрой если между
ними "ограниченное" количество проводов и интерфейс

все меняется когда "два в одном" - лепи что хочешь - ни каких ограничений