Есть данная плата, с кнопки PWR_SW не включается. Хочу разобратся какие условия нужны для старта. на плате LPC I/O Nuvoton NTC6776F, Supervisor GR8313. Кнопка на мульт идет, на нем 3.3в/0в есть. С мульта PS_ON не меняет уровень при включении. Если принудительно включать с ATXPWR плата нормально запускается и работает. SLP_S3# и SLP_S5# всегда 3.3в. Эти сигналы идут с Z68 правильно? Нужно ли менять Z68 чип или можно переделать как нибудь? Плата включается также если подать низкий уровень на вывод 4 супервайзора(PSON# Remote ON/OFF control input pin ), то есть после мульта все работает. Как генерируется сигнал P_GOOD с Nuvoton?
GR8313
NTC6776F
2. В документации вроде все понятно описано и картинки приведены.
На RSMRST# какое напряжение в дежурном режиме присутствует?[/OFF]
В BIOS setup можете войти? Если да - сбросить настройки по дефолту
Другой БП подставляли?
С другим CPU пробовали?
Имелось ввиду ATXPGD
Все это естественно пробовали.
Если при этом присутствует еще и VBAT, то смотрите Figure 6-1 RSMRST#.
Пока RSMRST#=1, MIO готов к получению активного уровня сигнала PSIN# (и других сигналов для "пробуждения") или неактивного уровня сигнала SLP_S3# - смотрите Figure 6-7 PSON# Block Diagram. Неактивный уровень сигнала SLP_S3# может быть получен от ЮМ как в ответ на активный уровень сигнала PSOUT#, так и по другим причинам. Если все условия для "пробуждения" имеются (Figure 6-7), то получение неактивного уровня сигнала SLP_S3# в конце концов приводит к получению активного уровня сигнала PSON#, что переводит БП из дежурного режима в основной. Далее начинают формироваться необходимые напряжения питания и управляющие сигналы согласно power sequence конкретной платформы.
Понятие VLDT вообще-то относится к платформе AMD (смотрите 5.16 AMD Power-On Sequence). Например:
P.S. Чтение и понимание документации - это достаточно несложный процесс, хотя он может быть длительным в связи с попутным чтением других документаций.[/OFF]