Я контакт не выдираю, а просто надеваю на ногу кембрик, и в тот же кембрик просовываю провод от средней точки делителя. Тоже уверен, что лучше ставить честный делителть - всё-таки 2 опорных напряжения получается, стабильней как-никак.
2Lewcher
IMHO - In My Horrible Opinion - по моему мнению.
Приветик Левчер...
Короче не нашел я тему незнаю давно это было....
мож удалили.... но именно что сигнал является деферинсиальной частотой для процессора ибо частоты здоровые и стабильность плохая (что б фронты и спады основного сигнала хоть чуточку напоминали то что в даташите( на практике это сильно смахивающий на синусоиду сигнал) )
"признаю... был неправ... погорячился..."(с) Обыкновенное чудо
В общем, да, CLKREF - второй (инвертирующий) вход дифференциального каскада. По нему и отмашка идет. И должно быть там (V1+V2)/2=(0.3+2.2)/2=1.25V для single-ended clock mode. Но все должно нормально функционировать и при 1.5V. Вот если засандалить больше 3.1V или меньше -0.5V - тогда точно капут. Думаю все согласятся, что Vtt такого идиотизма себе не позволяет.
А реально - согласен с Artur'ом - CLKREF должен быть от 0.5 до 1.6 V. И делитель - самое правильное в смысле стабильности решение.
Максу
Аналогично. Не люблю ломать.
Lewcher'у
1.
Вовторых, потому что он останется на этой ноге даже в случае перехода в дифференциальный режим работы.
Нет, для дифференциального режима туда подается второй инверсный тактирующий сигнал BCLK# (а не постоянный уровень CLKREF - поэтому и название у Y33 двойное). И на выходе дифф. каскада сигнал будет - совершенно верно - в момент совпадения уровней BCLK и BCLK#.
Ладно, это все мелочи.
2. Я тоже матерей с пустым Y33 не видел. А вот переходник какой-то попадался.
Привет. ЗлоДеку. Да я понимаю что BCLK# подается в дифферен.. режиме, но это ведь не мешает присутствию на этой ноге постоянного уровня 1.25, мы же его жестко задаем. Согласен если сигнал более или менее симметричен то перемешение засечки вниз или вверх в разумных пределах ничего не изменит. Я имел в виду другое, этот постоянный уровень смещает рабочую точку как я предпологаю полевика и может икажать форму сигнала. Это конечно мое предположение, IMHO.
Да все правильно, кембрик с проводком. Но вывожу я его не под процессор, а через отверстие от вынутого аккуратно контакта.
Приветик!!!!
Привет. ЗлоДеку. Да я понимаю что BCLK# подается в дифферен.. режиме, но это ведь не мешает присутствию на этой ноге постоянного уровня 1.25, мы же его жестко задаем. Согласен если сигнал более или менее симметричен то перемешение засечки вниз или вверх в разумных пределах ничего не изменит. Я имел в виду другое, этот постоянный уровень смещает рабочую точку как я предпологаю полевика и может икажать форму сигнала. Это конечно мое предположение, IMHO.
правильно но..... клок частота уже искаженная приходит на проц а сигнал (Y33) увеличевает фронты и спады. Идеальный сигнал - пололвина.... Кстати лев... теперь знаю номинал одиночного(без делителя) резюка -330Ом
а по ноге действительно.... снимаешь сокет ( с переходника или мамы) вытягиваешь нужные(ненужные) :lol: ноги сверлишь дырки, впаиваешь сокет обратно вставляешь Y33, vtt_pwrgd and other.... кембрик(МГТФ 0.12)
2Lewcher
IMHO - In My Horrible Opinion - по моему мнению.
Короче не нашел я тему незнаю давно это было....
мож удалили.... но именно что сигнал является деферинсиальной частотой для процессора ибо частоты здоровые и стабильность плохая (что б фронты и спады основного сигнала хоть чуточку напоминали то что в даташите( на практике это сильно смахивающий на синусоиду сигнал) )
Про ссылку на оригинал.
Вот она Вопрос про сигналам...
"признаю... был неправ... погорячился..."(с) Обыкновенное чудо
В общем, да, CLKREF - второй (инвертирующий) вход дифференциального каскада. По нему и отмашка идет. И должно быть там (V1+V2)/2=(0.3+2.2)/2=1.25V для single-ended clock mode. Но все должно нормально функционировать и при 1.5V. Вот если засандалить больше 3.1V или меньше -0.5V - тогда точно капут. Думаю все согласятся, что Vtt такого идиотизма себе не позволяет.
А реально - согласен с Artur'ом - CLKREF должен быть от 0.5 до 1.6 V. И делитель - самое правильное в смысле стабильности решение.
Максу
Аналогично. Не люблю ломать.
Lewcher'у
1.
Нет, для дифференциального режима туда подается второй инверсный тактирующий сигнал BCLK# (а не постоянный уровень CLKREF - поэтому и название у Y33 двойное). И на выходе дифф. каскада сигнал будет - совершенно верно - в момент совпадения уровней BCLK и BCLK#.
Ладно, это все мелочи.
2. Я тоже матерей с пустым Y33 не видел. А вот переходник какой-то попадался.
Да все правильно, кембрик с проводком. Но вывожу я его не под процессор, а через отверстие от вынутого аккуратно контакта.
правильно но..... клок частота уже искаженная приходит на проц а сигнал (Y33) увеличевает фронты и спады. Идеальный сигнал - пололвина.... Кстати лев... теперь знаю номинал одиночного(без делителя) резюка -330Ом