Кто подскажет это вообще похоже на чтото нормальное?
ща попробую... художку канеш не заканчивал, но постараюсь
pic_54_4.png - зубы акулы
pic_54_3.png - ирокез берсерка
pic_54_5.png - гора Аю-Даг
pic_54_6.png - сломленное дерево ураганом Катрин
pic_54_7.png - кнопка на стуле, макро съёмка.
[OFF]
Посмотрел линии связи СМ с ЮМ.
DMI_RXN0_C
DMI_RXP0_C
ничего хорошего я там не увидел.
Наверно им требуется специальная методика замеров.
Померял на DMI_RXN1_C.
Оказалось вот такая штука.
Судя по картинкам - отличная методика :lol:.
НайкАист одобрил бы :lol:. Я уже не говорю об N+P :D.[/OFF]
НайкАист одобрил бы lol. Я уже не говорю об N+P:D.
не ну понятно что мерять надо не так.
Ну понять то можно жизнь есть или нет.
[OFF]
не ну понятно что мерять надо не так.
Т.е. дебилу real-comp-master понятно, что измерять нужно не так, как он измерил :). Но правильно измерять он не хочет :D.
Ну понять то можно жизнь есть или нет.
Жизнь таки есть - зубы акулы или ирокез берсерка :lol:.[/OFF]
ну вот пробник сделал (из хуона и палок) примотав кусок витой пары к массе щупа.
на проц клок есть.
но нет SMB CLK - если я правильно понимаю SMBus host controller находится в ЮМ.
И он должен запускаться после подачи питания?
И вот:
или надо пробник делать с сопротивлениями и конденсатором?
[OFF]Автор таки решил сходить с ума :lol:.[/OFF]
pic_59_1.png -ничосиии... уже индустриализация началась... завод построен. а де дым с трубы?
А что значит?
ICH10 asserts PLTRST#
"asserts" - надо понимать устанавливает. А сигнал инвертный, значит устанавливает напряжение на линии 0В.
так?
5.14.1.1 Detecting a System Lockup
When the processor is reset, it is expected to fetch its first instruction. If the processor
fails to fetch the first instruction after reset, the TCO timer times out twice and the
ICH10 asserts PLTRST#
Надо понимать, если проц не прочитал биос, то ЮМ должен установить PLTRST#?
Это бкдет циклический ресет или просто зависон?
If option 11 LPC is selected BIOS may still be placed on LPC, but all platforms with
ICH10 (Corporate Only) require SPI flash connected directly to the ICH's SPI bus with a
valid descriptor in order to boot.
When SPI is selected by the Boot BIOS Destination Strap and a SPI device is detected
by the ICH10, LPC based BIOS flash is disabled.
"valid descriptor" это к чему относится?
к
ICH's SPI bus with a valid descriptor
или к
SPI flash valid descriptor?
Не про этот ли дескриптор был разговор?
"BIOS Destination Strap" это резистор какойто надо понимать, который выбирает из 2х вариантов
"LPC based BIOS flash" или "SPI flash"?
"and a SPI device is detected by the ICH10"
- а как собственно процесс определения осуществляется?
На флэшке CS# = 3.3V. Значит чип не выбран.
На плате есть коннектор "Intel Trusted Platform Module."
Значит Flash In The Descriptor Mode?
The Flash signature selects Descriptor Mode as well as verifies if the flash is
programmed and functioning. The data at the bottom of the flash (offset 0) must be
0FF0A55Ah in order to be in Descriptor mode.
- Это что за прикол?
Значит ЮМ должен автоматом считать первые байты с флэшки сразу после подачи питания? (или когда?)
[OFF]
так?
Угу.
если проц не прочитал биос, то ЮМ должен установить PLTRST#?
Как же автору тяжело читать и думать :).
Там очень ясно указано, что существует таймер, переполнение которого используется для отсчета таймаута сброса.
Это бкдет циклический ресет или просто зависон?
IMHO циклический.
"valid descriptor" это к чему относится?
Шина SPI - это всего несколько линий :). Им сложно иметь дескриптор по причине отсутствия места его хранения :D.
Не про этот ли дескриптор был разговор?
Не в этой теме, насколько я помню :).
"BIOS Destination Strap" это резистор какойто надо понимать, который выбирает из 2х вариантов "LPC based BIOS flash" или "SPI flash"?
1. BIOS Destination Strap - это набор из 2 сигналов.
2. Наличие резисторов для формирования этих сигналов не обязательно, хотя в типовом варианте резисторы используются.
3. Не 2, а 3 варианта (если подходить с совсем уж формальной стороны, то 4 :D).
а как собственно процесс определения осуществляется?
Я в общем-то издеваюсь, но попробуйте прочитать свое же сообщение внимательно - возможно (хотя с учетом ваших способностей это весьма небольшая вероятность) вы найдете ответ :lol:.
На плате есть коннектор "Intel Trusted Platform Module."
Значит Flash In The Descriptor Mode?
Наличие разъема для TPM не означает, что TPM вообще включен и работает :), не говоря уже о соблюдении всех условий для Descriptor Mode :D.
Можно выразиться в другом варианте - TPM нуждается в Descriptor Mode :).
Значит ЮМ должен автоматом считать первые байты с флэшки сразу после подачи питания?
До начала работы желающих воспользоваться соответствующим режимом, т.е. достаточно рано :D.[/OFF]
Initiator Ready: IRDY#
Неасилил тонкий британский акцент:
A data phase is completed on any clock both IRDY# and TRDY# are sampled asserted.
Когда IRDY# and TRDY# установлены и считаны и после этого на первом же клоке?
ща попробую... художку канеш не заканчивал, но постараюсь
pic_54_4.png - зубы акулы
pic_54_3.png - ирокез берсерка
pic_54_5.png - гора Аю-Даг
pic_54_6.png - сломленное дерево ураганом Катрин
pic_54_7.png - кнопка на стуле, макро съёмка.
НайкАист одобрил бы :lol:. Я уже не говорю об N+P :D.[/OFF]
не ну понятно что мерять надо не так.
Ну понять то можно жизнь есть или нет.
Жизнь таки есть - зубы акулы или ирокез берсерка :lol:.[/OFF]
на проц клок есть.
но нет SMB CLK - если я правильно понимаю SMBus host controller находится в ЮМ.
И он должен запускаться после подачи питания?
И вот:
или надо пробник делать с сопротивлениями и конденсатором?
ICH10 asserts PLTRST#"asserts" - надо понимать устанавливает. А сигнал инвертный, значит устанавливает напряжение на линии 0В.
так?
5.14.1.1 Detecting a System Lockup When the processor is reset, it is expected to fetch its first instruction. If the processor fails to fetch the first instruction after reset, the TCO timer times out twice and the ICH10 asserts PLTRST#Надо понимать, если проц не прочитал биос, то ЮМ должен установить PLTRST#?
Это бкдет циклический ресет или просто зависон?
If option 11 LPC is selected BIOS may still be placed on LPC, but all platforms with ICH10 (Corporate Only) require SPI flash connected directly to the ICH's SPI bus with a valid descriptor in order to boot. When SPI is selected by the Boot BIOS Destination Strap and a SPI device is detected by the ICH10, LPC based BIOS flash is disabled."valid descriptor" это к чему относится?
к
ICH's SPI bus with a valid descriptor
или к
SPI flash valid descriptor?
Не про этот ли дескриптор был разговор?
"BIOS Destination Strap" это резистор какойто надо понимать, который выбирает из 2х вариантов
"LPC based BIOS flash" или "SPI flash"?
"and a SPI device is detected by the ICH10"
- а как собственно процесс определения осуществляется?
На флэшке CS# = 3.3V. Значит чип не выбран.
На плате есть коннектор "Intel Trusted Platform Module."
Значит Flash In The Descriptor Mode?
The Flash signature selects Descriptor Mode as well as verifies if the flash is programmed and functioning. The data at the bottom of the flash (offset 0) must be 0FF0A55Ah in order to be in Descriptor mode.- Это что за прикол?
Значит ЮМ должен автоматом считать первые байты с флэшки сразу после подачи питания? (или когда?)
Как же автору тяжело читать и думать :).
Там очень ясно указано, что существует таймер, переполнение которого используется для отсчета таймаута сброса.
IMHO циклический.
Шина SPI - это всего несколько линий :). Им сложно иметь дескриптор по причине отсутствия места его хранения :D.
Не в этой теме, насколько я помню :).
1. BIOS Destination Strap - это набор из 2 сигналов.
2. Наличие резисторов для формирования этих сигналов не обязательно, хотя в типовом варианте резисторы используются.
3. Не 2, а 3 варианта (если подходить с совсем уж формальной стороны, то 4 :D).
Я в общем-то издеваюсь, но попробуйте прочитать свое же сообщение внимательно - возможно (хотя с учетом ваших способностей это весьма небольшая вероятность) вы найдете ответ :lol:.
Наличие разъема для TPM не означает, что TPM вообще включен и работает :), не говоря уже о соблюдении всех условий для Descriptor Mode :D.
Можно выразиться в другом варианте - TPM нуждается в Descriptor Mode :).
До начала работы желающих воспользоваться соответствующим режимом, т.е. достаточно рано :D.[/OFF]
Initiator Ready: IRDY#Неасилил тонкий британский акцент:
A data phase is completed on any clock both IRDY# and TRDY# are sampled asserted.Когда IRDY# and TRDY# установлены и считаны и после этого на первом же клоке?