Организация планок памяти

Не нашел нигде инфы по сабжу:(
Хотелось бы узнать следующее.
Имеем сбойный модуль на котором тест памяти устойчиво выдает ошибки по одному и тому же адресу, как определить какая из микросхем на планке дохлая?

gwa писал(-а):
Идея примитивная.

Подразумевается, что в двухканальных мамах каждая планка памяти через независимые от другой линии адреса, данных и управления подключена контроллеру памяти.

Тогда первая можно использовать для выполнения программы-тестера.
На второй провести эксперимент по выявлению разводки.

Дык, нужно проверить. Хотя терзают меня сомнения. Как минимум нужно отключить интерлив, иначе как загнать программу тестирования в рамки первого модуля?
Может на выходных проверю.

I'll try my best to be just like I'm
When everybody wants you to be just like them
(c) Rage Against The Machine

Отправить комментарий

Содержание этого поля является приватным и не предназначено к показу.
  • Разрешённые HTML-теги: <a> <em> <strong> <cite> <code> <ul> <ol> <li> <dl> <dt> <dd> <img>
  • You can use BBCode tags in the text. URLs will automatically be converted to links.

Подробнее о форматировании текста

Антибот - введите цифру.
Ленты новостей