Husk and Petra 91.4TU01.001 Revision : -4M

Дали ноут попросили прикрутить провода питания.
Уже пытались воткнуть 19В к разъёму батареи.
Ноут вкл. но не выкл. выкл. только с удержания pwr_on.

Пытаюсь немного въехать.
Порты ок.
Память напруги есть норм.
на СМ хаб 1.1В есть.
Нет Vсс_core.
И вообще меня глючит. как перед PL9201 (L-D36UH-1-GP) может быть 16В а после 0.9?? Это ж катушка....
А это наверно значит эффект частоты....

Подох ISL95836HRTZ-2-GP?

Гейт PU4301 ((FDMS3664S) на землю звониться падение 012 этож не нормально правда?
Гейт PU9202 звонится с сорсом в 0. Это не нормально или так должно быть в новых платах? Это может PU9201 его так "паркует"?

Кажется ктото полплаты сжЖоГ.

Перенес в Песочницу.
maco

ВложениеРазмер
54762_wistron_husk_petra_rev_-4m_sch.pdf2.17 МБ
wistron_husk_11309-1_-_boardview.zip89.35 КБ

Цитата:
Вас в вашем конкретном случае что-то смущает lol?

Да, меня несколько смущает то, что противотанковые заграждения выполнены из двух палок, в то время как для устойчивости в 3х мерном пространстве (впрочем как и по проекту) необходимо как минимум 3 палки.

Цитата:
ШИМ является ведомым устройством и проявлять самодеятельность не должен вне зависимости от состояния силовой части:D.

Как я понял из своих измерений и Ваших подсказок, шим вообще ничего не проявляет, в результате чего процессор не может опознать его активность. - и таким образом шим подлежит замене.

real-comp-master писал(-а):
меня несколько смущает то, что противотанковые заграждения выполнены из двух палок
Вполне возможно, что ваше зрение не адаптировано к n-мерному пространству и вы просто не видите все конструктивные детали lol.

real-comp-master писал(-а):
шим вообще ничего не проявляет, в результате чего процессор не может опознать его активность. - и таким образом шим подлежит замене.
Забавный маразм с учетом того, что вы никак не можете показать запрос ведущего lol.

А есть ли BCLK?

Мне непонятно

как это:
3. VR SVID bus is active and idle

может быть раньше этого:
5. CPU initiates the SVID clock

шим передаёт данные процу на спаде SVID clock.
проц не может ничего передать шим пока не выполнится п.5.

говорилось раньше

Цитата:
как проц определит активность линии ? без клока то?
По уровню и таймауту, например:D.

Но SVID всегда высокй после включения более 5 ms.

TA
VR_EN until VR Controller is ready accept SVID command
5 ms
PWM IC must complete all internal
analog and digital configuration and
reset protocols during TA.

real-comp-master писал(-а):
А есть ли BCLK?
И что страшного случится при отсутствии BCLK в вашем случае lol?

Цитата:
И что страшного случится при отсутствии BCLK в вашем случае lol?

Там на:
Figure 10. Typical Example Platform Startup Sequence Note Vboot=0V on each rail

Упоминается B-CLK активен. Идёт с хаба. А если его нет то как проц выполнит запрос к шим?

Цитата:
Забавный маразм с учетом того, что вы никак не можете показать запрос ведущего lol.

Так он и не сможет выполнить запрос, а только определить активность SDA.

есть ещё такая штука:

Alert# is only cleared after
CPU sends the Read status

Но сейчас Alert# всегда высокий.
Он не "приседает", да и не сможет пока SVID clock (п. 5) не появится.

Или может это следует понимать так:
3. VR SVID bus is active and idle
- шим готов к обмену данными

когда Alert# стал высоким
5. CPU initiates the SVID clock.

А если клока нет то проц подох.

real-comp-master писал(-а):
Мне непонятно как это .... может быть раньше этого ....
Вполне может быть:). Обе линии находятся в определенном состоянии, наблюдается отсутствие обмена данными. После этого разрешается начать новый обмен.

real-comp-master писал(-а):
шим передаёт данные процу на спаде SVID clock.
Забавный бред:D.

real-comp-master писал(-а):
Но SVID всегда высокй после включения более 5 ms.
Нда, опять забавный бред:). Вы хоть попробуйте понять, что вы цитируете из документации о TA lol.

real-comp-master писал(-а):
А если его нет то как проц выполнит запрос к шим?
Отлично выполнит:). Задумайтесь, зачем нужен BCLK и что отличает модули, которые используют BCLK, от модулей, работающих с SVID:).

real-comp-master писал(-а):
Так он и не сможет выполнить запрос, а только определить активность SDA.
План по бреду в отдельном сообщении можно считать выполненным:D. Попробуйте думать хоть иногда lol.

Цитата:
Отлично выполнит:). Задумайтесь, зачем нужен BCLK и что отличает модули, которые используют BCLK, от модулей, работающих с SVID:).

BCLK - Base clock а может он же и Bus clock.
Ну я просто думал что проц его делит или множит както.... Может какойто другой клок для SVID... но какой увы не знаю. может DPLL_REF_CLK?
Отличает их наверно то что модули SVID должны на этапе инита функционировать.

Цитата:
шим передаёт данные процу на спаде SVID clock.
Забавный бред:D

А как он ещё может их передавать. линия данных то одна. или деление по времени, или по нарастанию и спаду.
Ну или я не знаю тогда как.

И я не знаю где инжи Intel учат английский.

real-comp-master писал(-а):
может DPLL_REF_CLK?
Нет:).

real-comp-master писал(-а):
или деление по времени, или по нарастанию и спаду. Ну или я не знаю тогда как.
Нда, не знаете, но при этом утверждаете, что "передает вот по такому варианту":D. Вроде бы никто не мешает читать документацию и думать:).

real-comp-master писал(-а):
И я не знаю где инжи Intel учат английский.
И как это вам поможет lol?

У меня вопрос то был: как проц узнает об активности SVID Data, если он ещё не подал SVID clock.
Судя по Figure 10, SVID clock должен быть подан перед пересылкой данных по SVID Data.
Возможно меня просто не правильно поняли, и подумали, что я говорю о какомто другом clock.

3. VR SVID bus is active and idle

но проц не может узнать об активности VR SVID пока не подаст SVID clock и запрос по SVID Data.
Получается что VR SVID это SVID Data + SVID clock + SVID Alert.

5. CPU initiates the SVID clock.
6. CPU sends out “SetVID_Slow” command to program the initial output voltage
7. VR acknowledges and ramps to the voltage in the SetVID_Slow command at
the slow slew rate

Alert# is only cleared after CPU sends the Read status

Но клока от проца нет, что говорит о неактивности SVID проца.
Поскольку других clock я на проц не нашёл, то значит у модуля SVID должен быть свой генератор clock.
Все питания необходимые для модуля SVID подаются, но клокак нет.
Вывод - процу конец.

real-comp-master писал(-а):
У меня вопрос то был: как проц узнает об активности SVID Data, если он ещё не подал SVID clock.
1. Не путайте активность шины SVID и активность одной линии:D;
2. При этом желательно понимать всю формулировку в целом (VR SVID bus is active and idle);
3. На ваш вопрос уже давно дан ответ:).

real-comp-master писал(-а):
но проц не может узнать об активности VR SVID пока не подаст SVID clock и запрос по SVID Data.
Если под "VR SVID" автор понимал "VR SVID bus", то получается весьма забавный бред lol.

Отправить комментарий

Содержание этого поля является приватным и не предназначено к показу.
  • Разрешённые HTML-теги: <a> <em> <strong> <cite> <code> <ul> <ol> <li> <dl> <dt> <dd> <img>
  • You can use BBCode tags in the text. URLs will automatically be converted to links.

Подробнее о форматировании текста

Антибот - введите цифру.
Ленты новостей