ECS RS482M754 пост 25

На плате сожгли питание памяти, перевенув линейку оной.
Питание заработало, мать завелась , но упорно зависает на 25 посте.
Не мог же мост деградировать из за кз по памяти.
Мать абсолютно новая, и была рабочая ровно сутки , пока при установки Сталкера у клинта не посыпали ошибки и он полез в системник.:twisted:
Как ее завести.и что 25 пост озночает на ECS ?

Если данная информация оказалась полезной/интересной - плюсаните, пожалуйста:

Аватар пользователя dizzy

Great Ajax Ну вы же тут не новичек.
Скажите что за БИОС там у вас стоит?

dizzy писал(-а):

Award BIOS, 4 Мбит .

Не спать , не спать , жизнь только начинаеться...

Аватар пользователя dizzy

Если судить по аналогии с гигобайтинами на 848, 865 чипе, то кирдык южнику. А если смотреть расшифровку ПОСТкодов (icbook.com.ua/post/_award6/ipost.html) :
Post Code 25

English
Program AGP aperture size according to CMOS setup. Scan PCI buses and assign I/O , memory space and IRQ. Set SMbus I/O base. Check DRAM Bus Frequency and power-on after fail status

Русский


Выполняется программирование апертур шины AGP с учетом особенностей UMA встроенной графики.
Сканирование PCI шин: каждое подключенное к ним устройство адресуется уникальным номером Device# в диапазоне от 00h до 1Fh. Устройства в PCI-слотах получают номера с 08h по 1Fh, интегрированные на системной плате - с 00h по 07h. Для каждого из них устанавливаются основные параметры в блоке конфигурационных регистров (PCI Bus Cycle parameters, I/O and Memory Address). По результатам поиска VGA-контроллера определяется способ его инициализации в зависимости от того, где он расположен: на шине PCI или AGP.
Контроллеру SMBus назначается базовый адрес. Это открывает доступ к шине управления, по которой выполняется настройка таких параметров, как Drive Strengthening, CPU Throttling, Power Loss Recovery. Опрашивается ряд функций, связанных с Power Management, и определяются возможности системной логики, которые могут быть предложены пользователю в CMOS Setup для установки SDRAM Bus Frequency, CAS latency Time, Data Integrity Mode и т.п.

Информация: Успешное прохождение POST на данном этапе зависит от функциональных возможностей процессора и модулей памяти. Неисправность North Bridge или South Bridge приводит к остановке.
Определить сбойный компонент не представляется возможным, потому что инициализационные процедуры направлены на обслуживание большинства ресурсов системной логики

dizzy писал(-а):
(icbook.com.ua/post/_award6/ipost.html) :

Спасибо большое за ссылку, теперь таких вопросов задавать не буду..там есть все ответы.

Не спать , не спать , жизнь только начинаеться...

Отправить комментарий

Содержание этого поля является приватным и не предназначено к показу.
  • Разрешённые HTML-теги: <a> <em> <strong> <cite> <code> <ul> <ol> <li> <dl> <dt> <dd> <img>
  • You can use BBCode tags in the text. URLs will automatically be converted to links.

Подробнее о форматировании текста

Антибот - введите цифру.
Ленты новостей