Какие регистры применялись для увеличения скорости работы с памятью и быстродействия вы целом?
Мною опробованы - тайминги 2-2-2-5, 4 ливинг. Refresh counter FF, retry after 2 writes (1). Что посоветуете еще? Меряю RMMA, Cacheburst32, benchmem, Winrar 3.61. По умолчанию скорость
Aida 765/163
RMMA3.6 767/167/139.5
winrar3.61 251Кб\с
Шина 100, проц Tualatin 6B4 1300
Также интересует:
1. Что даёт изменение регистра SDRAM Operating Mode в плане скорости-стабильности?
2. Изменяет ли скорость применение 8-way interliving и CL 1.5 на 266?
3. Удавалось ли кому-либо включать CAS 1.0 на 133\A? Что дало в плане скорости?
4. К чему приводило отключения обновления памяти (она по идее и так обновляется при командах)?
5. Можно ли нагорячую менять делитель AGP на Виа или система виснет (в BIOS меню такого нет)? (ответ получен)
6. При включении бита registered (3 в таймингах) на обычной памяти происходит увеличение скорости чтения 32-байт блоков в benchmem и +6 очков в Винраре. Чем обусловлено? В чуть более ранних чипсетах этот бит был DDR write enable (PCR к 691), может сюда рыть?
И еще - чем обусловлена разница в скорости KT266 и KT266A (может чуть не по теме, но прошу переместить при необходимости) - "особым блоком оптимизирующим память" или твиком регистров, как это делала на 266 MSI со своими "быстрыми BIOS".
Вопросы буду дописывать сюда же по мере вспоминания (даташит полистаю). Буду благодарен за любую помощь в МБ\с
Дамп регистров с Чайника
Итак мысли - в первую очередь изменить Tras на 5 - очень частый способ тормозить Виашки. Затем 50\51 сменить на FF. На Чайнике стоит FD - 0 в 1 бите (биты 3-1 помечены как reserved). Надо проверить как это влияет на скорость. Еще надо выставить 12 для таймингов (reg 67-64). Бит 68[6] у меня стоит 1, биты 69[2:3] стоят 11, менять не надо. Биты взяты со статьи apple_rom по твику Виашек. Цель данной темы - нахождение еще большего числа битов, положительно влияющих на скорость, а также проверить влияние на скорость каждого бита, в т.ч. рекомендованных apple_rom, но стоящих у меня по дефолту в 1.
Обнаружил связку битов в регистре 50 (думаю надо каждый по полочкам разложить). В общем они как я понял влияют на повтор (retry) либо отложение (defer) операций CPU-PCI. Бит 5 определяет, распространяется ли политика лишь на чтение (0) либо еще и на запись (1). Бит 3 показывает, применяется ли retry, бит 2 - defer. То бишь 1,0 - только retry, 1,1 - еще и defer. Всё это отражено в таблице3 даташита (под регистром), но там лишь выводы, и с опечаткой - последняя комбинация должна трактоваться CPU-to-PCI Read\Write Retry\Defer, иначе она не отличается от комбинации 0-1-1 таблицы. "Зарезервированный" бит 1 - это CPU DRAM read while snoop. 0 - PCI -//-
Забыл юмор - таблица есть в дате на 693, но нет в 694!
2 Семен Сатановский ясно, что надо проверить комбинации, вопрос - чем мерить CPU-PCI интерфейс: советы предложения?
Теперь осталось проверить на работоспособность, стабильность и производительность различные комбинации этих битов.
Итого (писал на инглише, дабы с уделом на светлое будущее, мало ли, но могу перевести) регистр 50:
[7]: IOQ - set to 1 for better performance (perf drop 3.1 times)
[6]: R-a-W - set to 1, small influence on memory read, big on write\copy 764/107/100
[5]: I/O Write Deferable (influence unknown)
[4]: Defer Retry when HLOCK Active (influence unknown)
[3]: CPU Read PCI Retry(influence unknown)
[2]: CPU Read PCI Defered (influence unknown)
[1]: CPU read DRAM timing (influence unknown)
[0]: PCI Master read DRAM timing - set to 1 (read drop about 1.32 times)
Так я и не разобрался со связкой [5:2]. Буду думать. Есть предположение связи 50[1:0] со связкой 52[4:0].
51[0]: Concurrent PCI Master/Host Operation - set to 1 (-4.5% of read performance)
64-67[3]: DDR Write Enable\Registered (enabling increases write speed, but lowers copy speed) 779 164.5 153 vs 779 172 149.5
Забавная штука. Надо проверить влияние в разных приложениях ввиду неоднозначности влияния на скорость.
Еще из непоняток - [1]: CPU DRAM Post-Write Buffer Depth (influence unknown) - set to 0
Пытаюсь понять: выключение этого буфера даёт 4% прирост чтения 32-байтных (самый сложный тест) блоков в benchmem. Хотя должно снижать скорость. Может другие программы отреагируют иначе.
регистр 6A - refresh counter, очевидно, что чем реже обновляется память, тем меньше пустых циклов, уходящих на регенерацию памяти. Отключение приводит к перезагрузке, хоть и не сразу. Видимо инфа "теряется", несмотря на то, что память должна обновляться при обращении. Надо подумать, можно ли отключить.
Итого предварительные результаты:RMMA см. выше в описании DDR Write enable. А в benchmem - поднялось чтение с ~592 до 630. Эффективность 32-байтных блоков возросла с 69% до 78.
Признаны невлияющими на скорость регистры 56-5F, 60-63.
Работаем дальше...
2 Baza Жду твоего дампа и советов от всех.
Чем реже обновляется память, тем выше производительность, т.к. на
Refresh требуются дополнительные циклы, данное свойство зависит от конкретного модуля памяти. Но и меру знать надо, при очень редком обновлении начнет терятся информация.
Refresh - обновление заряда на ячейках динамической памяти, которые представляют собой конденсаторы (миниатюрные конечно).
Заряд со временем утекает, его надо восстанавливать, это и есть Refresh, т.е. освежение буквально.
http://people.overclockers.ru/Baza/files
Извините за наивный вопрос :?
2 Baza Спасибо, буду изучать.
Спасибо, воспользовался :)
из войны ivp с данной мамкой и моих действий пока могу предположить , что незапуск этой платы на частоте >147 МГц скорее всего кроется в инициализации AGP или делителя клокера.